研究プロジェクトに関して一段落を付けることができました。研究内容に関しては具体的なことを書いてはいけない契約になっているため、書ける程度の事を大雑把にまとめ、愚痴ります。 今やっていることは、とある試作チップの設計。回路をverilogで書いてEDA…