Quartus2を利用せずにModelSim単体でコンパイルと論理シミュレーションを実行する方法．Quartus2でコンパイルを行わないためデバイスに合わせた配置配線等の処理を実行する必要がなく，Quartus2を用いたコンパイルに比べて簡易で高速． Quartus2を利用しないと書いたけど，実際にはQuartus2でプロジェクトを作成した一旦コンパイルを終わらせて開発環境を構築したデータを使用．メモにはGUIによる操作とModelSim内のコマンドによる操作が入り混じっているが，自分用のメモなので気にしない方向で進める．
開発環境
- Device：Altera社Cyclone4
- ボード：DE2-115
- Quartus2 13.1 Subscription Edition
- ModelSim-Altera Starter Edition
- Quartus2のディレクトリ：
C:\altera\13.1_sub\ - ModelSimのディレクトリ：
C:\altera\13.1_sub\modelsim_ase - 作業ディレクトリ：
C:\Users\<User>\Desktop\<Project_Name>\
↑デスクトップ上のプロジェクト名のディレクトリ内で作業
全体
- ModelSimの起動
C:\altera\13.1_sub\modelsim_ase\win32aloem\modelsim.exe - 作業ディレクトリの変更
C:\Users\<User>\Desktop\<Project_Name>\simulation/modelsim - シミュレーション用のプロジェクト作成，プロジェクト名：
<Project_Name> - プロジェクトにverilogファイルおよびテストベンチのファイルを追加
- コンパイル実行
- シミュレーションを行うモジュール
<Testbench>を指定．vsim <Project_Name>.<Testbench> - 観測する信号（波形）を選択
do ../wave.do（設定を保存した場合） - シミュレーションを実行
run -all - シミュレーション終了
quit -sim
シミュレーション方法
RTL Simulation
- Sim用のプロジェクトを開く
cd C:\Users\<User>\Desktop\<Project_Name>\simulation\project open <Project_Name>.mpf - コンパイル実行（GUI）
vsim -L work -L C:\altera\13.1_sub\modelsim_ase\altera\verilog\altera_mf <Testbench> - 観測する信号（波形）を選択
do ..\wave.do（設定を保存した場合） - シミュレーションを実行
run -all - シミュレーション終了
quit -sim
Gate Level Simulation
vlog ..\..\RTL\<Testbench>
vsim -L gate_work -L C:\altera\13.1_sub\modelsim_ase\altera\verilog\altera \
-L C:\altera\13.1_sub\modelsim_ase\altera\verilog\altera_mf \
-L C:\altera\13.1_sub\modelsim_ase\altera\verilog\cycloneive <Testbench>
